תיאור:
VHDL היא שפה המתארת מבנה והתנהגות של מערכות אלקטרוניות ספרתיות. תכנון בשפת VHDL מאפשר סימולציה של התכנון, וכך מתאפשרת בדיקת התכנון לפני שלב הייצור. דבר זה מקצר את זמן התכנון ואת זמן הוצאת הרכיב לשוק. שפת VHDL מאפשרת כמה יישומים: תיאור מבני של תכנון, כלומר, השפה מתארת כמה תת-מערכות המרכיבות את המערכת הראשית כולה, ומתארת את הקשרים בין כל תת-המערכות; הגדרת פונקציות של מערכת כאמצעי לתכנון; ביצוע הדמיה על תכנון לפני מימושו.
מחיר: 93.22 ₪